一種從快時鐘域跨慢時鐘域處理多比特數(shù)據(jù)的裝置及方法
基本信息
| 申請?zhí)?/td> | CN202010902529.8 | 申請日 | - |
| 公開（公告）號 | CN112036103A | 公開（公告）日 | 2020-12-04 |
| 申請公布號 | CN112036103A | 申請公布日 | 2020-12-04 |
| 分類號 | G06F30/32(2020.01)I | 分類 | 計算；推算；計數(shù); |
| 發(fā)明人 | 謝思坦 | 申請（專利權）人 | 深圳市傲立電子有限公司 |
| 代理機構 | 武漢臻誠專利代理事務所（普通合伙） | 代理人 | 胡星馳 |
| 地址 | 518053廣東省深圳市南山區(qū)沙河街道海景花園海韻閣8D | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種從快時鐘域跨慢時鐘域處理多比特數(shù)據(jù)的裝置及方法，所述裝置包括快時鐘域的輸入總線和慢時鐘域的輸出總線、采樣寄存器、快時鐘域寄存器以及慢時鐘域寄存器。所述方法包括(1)采樣寄存器鎖存快時鐘域對輸入總線上的數(shù)據(jù)進行采樣的數(shù)據(jù)；(2)快時鐘域寄存器存儲采樣寄存器輸出的數(shù)據(jù)；(3)慢時鐘域采樣快時鐘域寄存器存儲的數(shù)據(jù)；(4)慢時鐘域數(shù)據(jù)通過輸出總線輸出到慢時鐘域。本發(fā)明提供能解決FIFO或RAM資源不足時從快時鐘域跨慢時鐘域處理多比特數(shù)據(jù)困難，以及通過FIFO或RAM緩存引入延時較大的技術問題。?? |
