能同時(shí)遠(yuǎn)程在線更新多個(gè)板卡中FPGA固件程序的系統(tǒng)及方法

基本信息

申請(qǐng)?zhí)?/td> CN201911154917.6 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN111026428A 公開(kāi)（公告）日 2020-04-17
申請(qǐng)公布號(hào) CN111026428A 申請(qǐng)公布日 2020-04-17
分類(lèi)號(hào) G06F8/654 分類(lèi) 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王洪波;任晨光 申請(qǐng)（專(zhuān)利權(quán)）人 同源微（北京）半導(dǎo)體技術(shù)有限公司
代理機(jī)構(gòu) 北京正理專(zhuān)利代理有限公司 代理人 同源微（北京）半導(dǎo)體技術(shù)有限公司
地址 100094 北京市海淀區(qū)豐豪東路9號(hào)院2號(hào)樓4單元902
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)一種能同時(shí)遠(yuǎn)程在線更新多個(gè)板卡中FPGA固件程序的系統(tǒng)及方法，包括處理器，用于發(fā)送更新數(shù)據(jù)包；一主控制FPGA母卡，用于接收所述處理器傳輸?shù)母聰?shù)據(jù)包并進(jìn)行更新；與所述主控制FPGA母卡串聯(lián)連接的多個(gè)受控制FPGA子卡串；所述多個(gè)受控制FPGA子卡串中的受控制FPGA子卡之間逐級(jí)串聯(lián)連接，其中每個(gè)受控制FPGA子卡串中的多個(gè)受控制FPGA子卡接收上級(jí)主控制FPGA母卡或多個(gè)受控制FPGA子卡發(fā)送的更新數(shù)據(jù)包并進(jìn)行更新，采用逐級(jí)更新的方法，直到所有板卡中的FPGA固件程序更新完畢為止。