一種基于Viterbi譯碼器的分段譯碼方法及系統(tǒng)

基本信息

申請?zhí)?/td> CN202111340111.3 申請日 -
公開（公告）號 CN114172523A 公開（公告）日 2022-03-11
申請公布號 CN114172523A 申請公布日 2022-03-11
分類號 H03M13/41（2006.01）I 分類 基本電子電路;
發(fā)明人 劉銀濤;劉揚;朱輝;程健;韓紹偉 申請（專利權）人 武漢夢芯科技有限公司
代理機構 北京輕創(chuàng)知識產(chǎn)權代理有限公司 代理人 尉保芳
地址 430073湖北省武漢市東湖新技術開發(fā)區(qū)高新大道980號北斗大廈9層
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種基于Viterbi譯碼器的分段譯碼方法及系統(tǒng)，所述方法包括：S1、利用預設譯碼長度對第一待譯碼數(shù)據(jù)依次進行分段并截取，得到多個第二待譯碼數(shù)據(jù)；S2、依次將每個所述第二待譯碼數(shù)據(jù)傳輸至Viterbi譯碼器，并通過所述Viterbi譯碼器進行譯碼，得到多個第一譯碼數(shù)據(jù)；S3、按照對所述第一待譯碼數(shù)據(jù)依次進行分段并截取的順序，將多個所述第一譯碼數(shù)據(jù)進行拼接，得到最終譯碼數(shù)據(jù)。本發(fā)明通過Viterbi譯碼器對待譯碼數(shù)據(jù)進行分段譯碼，在不改變算法內(nèi)核的同時，減少了系統(tǒng)的硬件存儲資源以及軟件資源，提升了譯碼的效率。