一種LDPC譯碼過程中迭代循環(huán)數(shù)據(jù)存儲方法及系統(tǒng)

基本信息

申請?zhí)?/td> CN202110418530.8 申請日 -
公開（公告）號 CN113271109A 公開（公告）日 2021-08-17
申請公布號 CN113271109A 申請公布日 2021-08-17
分類號 H03M13/11 分類 基本電子電路;
發(fā)明人 劉揚 申請（專利權）人 武漢夢芯科技有限公司
代理機構 北京輕創(chuàng)知識產(chǎn)權代理有限公司 代理人 何佩英
地址 430073 湖北省武漢市東湖新技術開發(fā)區(qū)高新大道980號北斗大廈9層
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種LDPC譯碼過程中迭代循環(huán)數(shù)據(jù)存儲方法及系統(tǒng)，其方法包括，在奇數(shù)次迭代后，V2C按照預設存儲格式存儲在緩存空間中，讀取緩存空間中存儲的V2C并以此更新C2V；根據(jù)更新后的C2V更新V2C以及硬判結果，并將更新后V2C以及硬判結果反序存入緩存空間；在偶數(shù)次迭代后，V2C按照與所述預設存儲格式相反的存儲格式存儲在緩存空間中，讀取緩存空間中的V2C，并對讀取的V2C的序號進行反序處理，且以此更新C2V；根據(jù)更新后的C2V更新V2C以及硬判結果，并將更新后的V2C以及硬判結果正序存入至緩存空間中。本發(fā)明可以使得C2V和V2C的更新過程并行運行，極大地提升了硬件譯碼的效率；同時，并行化的架構可以允許C2V不再需要大塊的緩存空間。