半導(dǎo)體封裝結(jié)構(gòu)及其制備方法
基本信息
申請?zhí)?/td> | CN202110284566.1 | 申請日 | - |
公開(公告)號(hào) | CN112687656B | 公開(公告)日 | 2021-06-11 |
申請公布號(hào) | CN112687656B | 申請公布日 | 2021-06-11 |
分類號(hào) | H01L23/498;H01L23/482;H01L21/52;H01L21/60 | 分類 | 基本電氣元件; |
發(fā)明人 | 郭麗麗 | 申請(專利權(quán))人 | 浙江鋮昌科技股份有限公司 |
代理機(jī)構(gòu) | 上海光華專利事務(wù)所(普通合伙) | 代理人 | 佟婷婷 |
地址 | 310010 浙江省杭州市西湖區(qū)三墩鎮(zhèn)西園三路3號(hào)5幢601室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)及其制備方法,結(jié)構(gòu)包括:具有容置凹槽的載片;待鍵合芯片貼裝在容置凹槽中并形成側(cè)壁間隙;側(cè)壁補(bǔ)償橋接層,連接芯片和載片表面并使側(cè)壁間隙與外界連通;種子層及互聯(lián)金屬層,形成在側(cè)壁補(bǔ)償橋接層上實(shí)現(xiàn)芯片和載片的互聯(lián)。本發(fā)明基于側(cè)壁補(bǔ)償橋接層的設(shè)計(jì),在空腔側(cè)壁和芯片側(cè)壁之間制作橋接,后續(xù)制備的RDL在橋面通過。本發(fā)明可以解決縫隙難以實(shí)現(xiàn)有效填充以及填充存在氣泡等問題,防止氣泡對后續(xù)封裝工藝的影響。另外,還可以使芯片表面和載片表面之間形成光滑的曲面,利于后續(xù)互聯(lián)。本發(fā)明工藝簡單,適合各種厚度的芯片,在保護(hù)待鍵合芯片的同時(shí)為后續(xù)的種子層連續(xù)提供保證,使后續(xù)RDL的電鍍工藝得以進(jìn)行。 |
