一種基于MD5算法的FPGA加密方法及裝置

基本信息

申請(qǐng)?zhí)?/td> CN201910947230.1 申請(qǐng)日 -
公開（公告）號(hào) CN110784323A 公開（公告）日 2020-02-11
申請(qǐng)公布號(hào) CN110784323A 申請(qǐng)公布日 2020-02-11
分類號(hào) H04L9/32;H04L9/18;G06F21/72 分類 電通信技術(shù);
發(fā)明人 吳小光;李威力 申請(qǐng)（專利權(quán)）人 西安極光航空航天科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 710000 陜西省西安市碑林區(qū)南二環(huán)西段69號(hào)西安創(chuàng)新設(shè)計(jì)中心大樓1902室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種基于MD5算法的FPGA加密方法及裝置，步驟為：建立初始化數(shù)據(jù)；根據(jù)初始化數(shù)據(jù)和MD5消息摘要算法，計(jì)算檢驗(yàn)和數(shù)組；獲取FPGA校驗(yàn)和；比對(duì)檢驗(yàn)和數(shù)組與FPGA校驗(yàn)和，若結(jié)果一致，F(xiàn)PGA進(jìn)入正常工作狀態(tài)；若不一致，F(xiàn)PGA進(jìn)入空閑狀態(tài)。加密裝置包括：建立單元，用于建立初始化數(shù)據(jù)；計(jì)算單元，用于根據(jù)建立單元建立的初始化數(shù)據(jù)和MD5消息摘要算法，計(jì)算檢驗(yàn)和數(shù)組；獲取單元，用于獲取FPGA校驗(yàn)和；比對(duì)單元，用于比對(duì)計(jì)算單元計(jì)算的檢驗(yàn)和數(shù)組與獲取單元獲取的FPGA校驗(yàn)和；若結(jié)果一致，則FPGA進(jìn)入正常工作狀態(tài)；若不一致，則進(jìn)入空閑狀態(tài)；FPGA校驗(yàn)和通過串口通信方式獲取。本發(fā)明的優(yōu)點(diǎn)是，可實(shí)現(xiàn)對(duì)可編程邏輯器件的知識(shí)產(chǎn)權(quán)保護(hù)、版本管控、使用范圍管控。