一種準并行結(jié)構(gòu)的LDPC編碼器

基本信息

申請?zhí)?/td> CN201610192031.0 申請日 -
公開（公告）號 CN105703783B 公開（公告）日 2019-10-18
申請公布號 CN105703783B 申請公布日 2019-10-18
分類號 H03M13/11 分類 基本電子電路;
發(fā)明人 顧明飛 申請（專利權(quán)）人 成都凱騰四方數(shù)字廣播電視設(shè)備有限公司
代理機構(gòu) 成都九鼎天元知識產(chǎn)權(quán)代理有限公司 代理人 袁春曉
地址 610092 四川省成都市青羊區(qū)青羊工業(yè)集中發(fā)展區(qū)文光路321號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種準并行結(jié)構(gòu)的LDPC編碼器，涉及數(shù)字信息傳輸領(lǐng)域，旨在針對上述存在的問題，提供一種結(jié)構(gòu)更加精簡的LDPC編碼器，有效降低生產(chǎn)成本。本發(fā)明技術(shù)要點：包括至少一個存儲器、三個運算單元、控制單元及選通輸出單元。所述存儲器與三個運算單元均具有信號連接，存儲器用于存儲碼率1、碼率2、碼率3及碼率4情況時的生成矩陣。三個運算單元分別用于先并行計算p0、p1及p2；再并行計算p3、p4及p5；以此類推，直到并行計算pm?2、pm?1及pm。