用于異構(gòu)雙處理器系統(tǒng)芯片的調(diào)試方法及系統(tǒng)
基本信息
| 申請(qǐng)?zhí)?/td> | CN201811385434.2 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN109656758B | 公開(kāi)（公告）日 | 2022-02-22 |
| 申請(qǐng)公布號(hào) | CN109656758B | 申請(qǐng)公布日 | 2022-02-22 |
| 分類(lèi)號(hào) | G06F11/22（2006.01）I;G06F11/34（2006.01）I | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 李小波;陳輝;李文 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 成都海光集成電路設(shè)計(jì)有限公司 |
| 代理機(jī)構(gòu) | 北京蘭亭信通知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 趙永剛 |
| 地址 | 610015四川省成都市天府新區(qū)華陽(yáng)街道天府大道南段846號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供一種用于異構(gòu)雙處理器系統(tǒng)芯片的調(diào)試方法及系統(tǒng)。所述系統(tǒng)包括所述系統(tǒng)芯片的主處理器和協(xié)處理器、用于實(shí)現(xiàn)所述主處理器訪問(wèn)至少一個(gè)外部設(shè)備的主系統(tǒng)總線以及用于實(shí)現(xiàn)所述協(xié)處理器訪問(wèn)所述至少一個(gè)外部設(shè)備的使能總線，所述協(xié)處理器，用于在系統(tǒng)上電復(fù)位后先執(zhí)行系統(tǒng)引導(dǎo)程序，以完成系統(tǒng)底層的初始化，并通過(guò)系統(tǒng)引導(dǎo)程序中的跳轉(zhuǎn)點(diǎn)進(jìn)入所嵌入的調(diào)試shell執(zhí)行測(cè)試?yán)?，以完成?duì)所述系統(tǒng)芯片的外圍接口和關(guān)鍵邏輯部件的模擬驗(yàn)證。本發(fā)明通過(guò)采用協(xié)處理器來(lái)運(yùn)行測(cè)試?yán)桃酝瓿蓪?duì)芯片外圍接口和關(guān)鍵邏輯電路的調(diào)試，能夠減少仿真資源的消耗和測(cè)試時(shí)間，從而能夠避免由主處理器來(lái)運(yùn)行測(cè)試?yán)趟鶐?lái)的測(cè)試控制復(fù)雜、測(cè)試時(shí)間過(guò)長(zhǎng)以及仿真資源消耗大的問(wèn)題。 |
