一種高速低功耗多碼率的Viterbi譯碼器

基本信息

申請?zhí)?/td> CN200910237835.8 申請日 -
公開（公告）號 CN102064839B 公開（公告）日 2013-11-20
申請公布號 CN102064839B 申請公布日 2013-11-20
分類號 H03M13/41(2006.01)I 分類 基本電子電路;
發(fā)明人 朱勇旭;吳斌;張振東;周玉梅 申請（專利權(quán)）人 銳凌微南京電子科技有限公司
代理機構(gòu) 中科專利商標(biāo)代理有限責(zé)任公司 代理人 周國城
地址 100029 北京市朝陽區(qū)北土城西路3號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種高速低功耗多碼率的Viterbi譯碼器，包括分支度量單元、加比選單元、路徑度量存儲單元、幸存路徑存儲單元、輸出單元和控制單元，加比選單元接收分支度量單元的分支度量值并將處理后得到的幸存路徑送到幸存路徑存儲單元進行譯碼處理得到譯碼比特，同時將加比選得到的路徑度量值存入路徑度量存儲單元以備下次的加比選處理。本發(fā)明適用于(2，1，7)卷積碼的Viterbi譯碼器，具有高吞吐率，低功耗特點，可支持1/2，2/3，3/4，5/6碼率。譯碼器采用全并行的加比選(ACS)單元，最高位清零防溢出處理，采用了一種可降低功耗的寄存器交換法，可有效減少寄存器翻轉(zhuǎn)動態(tài)功耗，能根據(jù)信噪比的大小自動調(diào)整功率。