一種處理器及其數(shù)據(jù)讀寫方法

基本信息

申請?zhí)?/td> CN202110927232.1 申請日 -
公開（公告）號 CN113377438B 公開（公告）日 2021-11-30
申請公布號 CN113377438B 申請公布日 2021-11-30
分類號 G06F9/30（2006.01）I;G06F9/38（2006.01）I;G06F9/50（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 李穎 申請（專利權(quán)）人 沐曦集成電路（上海）有限公司
代理機構(gòu) 上海雙誠知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 方玉
地址 201306上海市浦東新區(qū)臨港新片區(qū)環(huán)湖西二路888號C樓
法律狀態(tài) -

摘要

摘要 本申請公開了一種處理器及其數(shù)據(jù)讀寫方法，涉及計算機高性能計算領(lǐng)域。該處理器通過時鐘分頻電路將第一時鐘頻率轉(zhuǎn)換為比第一時鐘頻率低的第二時鐘頻率，存儲隊列和計算單元組工作在第一時鐘頻率，寄存器組工作在第二時鐘頻率。寄存器組包括靜態(tài)隨機存取存儲器，靜態(tài)隨機存取存儲器包括對應(yīng)于執(zhí)行指令的多個線程的一組寄存器庫，其中每個線程分別對應(yīng)至少兩個寄存器庫。在第二時鐘頻率的一個時鐘周期內(nèi)，寄存器組能夠讀取多個線程中至少部分線程中每個的至少兩個操作數(shù)。本申請公開的處理器及其數(shù)據(jù)讀寫方法可以降低處理芯片的功耗，提高SRAM寄存器數(shù)據(jù)讀寫的性能。