一種處理器及其數(shù)據(jù)讀寫方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110927232.1 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN113377438A | 公開(kāi)（公告）日 | 2021-09-10 |
| 申請(qǐng)公布號(hào) | CN113377438A | 申請(qǐng)公布日 | 2021-09-10 |
| 分類號(hào) | G06F9/30;G06F9/38;G06F9/50 | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 李穎 | 申請(qǐng)（專利權(quán)）人 | 沐曦集成電路（上海）有限公司 |
| 代理機(jī)構(gòu) | 上海雙誠(chéng)知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 方玉 |
| 地址 | 201306 上海市浦東新區(qū)臨港新片區(qū)環(huán)湖西二路888號(hào)C樓 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本申請(qǐng)公開(kāi)了一種處理器及其數(shù)據(jù)讀寫方法，涉及計(jì)算機(jī)高性能計(jì)算領(lǐng)域。該處理器通過(guò)時(shí)鐘分頻電路將第一時(shí)鐘頻率轉(zhuǎn)換為比第一時(shí)鐘頻率低的第二時(shí)鐘頻率，存儲(chǔ)隊(duì)列和計(jì)算單元組工作在第一時(shí)鐘頻率，寄存器組工作在第二時(shí)鐘頻率。寄存器組包括靜態(tài)隨機(jī)存取存儲(chǔ)器，靜態(tài)隨機(jī)存取存儲(chǔ)器包括對(duì)應(yīng)于執(zhí)行指令的多個(gè)線程的一組寄存器庫(kù)，其中每個(gè)線程分別對(duì)應(yīng)至少兩個(gè)寄存器庫(kù)。在第二時(shí)鐘頻率的一個(gè)時(shí)鐘周期內(nèi)，寄存器組能夠讀取多個(gè)線程中至少部分線程中每個(gè)的至少兩個(gè)操作數(shù)。本申請(qǐng)公開(kāi)的處理器及其數(shù)據(jù)讀寫方法可以降低處理芯片的功耗，提高SRAM寄存器數(shù)據(jù)讀寫的性能。 |
