一種具有預(yù)加重功能的DDR接口電路

基本信息

申請?zhí)?/td> CN201710803808.7 申請日 -
公開（公告）號 CN107733424A 公開（公告）日 2018-02-23
申請公布號 CN107733424A 申請公布日 2018-02-23
分類號 H03K19/0185;H03K19/003 分類 基本電子電路;
發(fā)明人 孔亮;莊志青;職春星 申請（專利權(quán)）人 燦芯創(chuàng)智微電子技術(shù)（北京）有限公司
代理機構(gòu) 北京天悅專利代理事務(wù)所（普通合伙） 代理人 燦芯創(chuàng)智微電子技術(shù)（北京）有限公司
地址 100176 北京市大興區(qū)北京經(jīng)濟技術(shù)開發(fā)區(qū)榮華中路10號1幢A座913
法律狀態(tài) -

摘要

摘要 本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種具有預(yù)加重功能的DDR接口電路，與芯片的輸出端相連，包括漏極連接電源、源極串接一個第一電阻、柵極連接第一邏輯單元的一個PMOS管，第一邏輯單元用于輸出高電平1；還包括漏極串接一個第二電阻、源極連接公共端、柵極連接第二邏輯單元的一個NMOS管，第二邏輯單元用于輸出低電平0；第一電阻、第二電阻串連，輸出端的線路連接在第一電阻、第二電阻之間的線路上；PMOS管、第一電阻之間的電阻比值以及NMOS管、第二電阻之間的電阻比值能夠?qū)敵龆说妮敵鲂盘枌崿F(xiàn)預(yù)加重功能。該DDR接口電路節(jié)省了電路面積，簡化了電路結(jié)構(gòu)，降低了芯片的成本和制造難度，DDR接口電路的信號在整個輸送期間的電阻不會發(fā)生變化。