一種多通道高速串行總線發(fā)送端并行端口同步方法、電路及芯片

基本信息

申請?zhí)?/td> CN201810160846.X 申請日 -
公開（公告）號 CN108449086A 公開（公告）日 2018-08-24
申請公布號 CN108449086A 申請公布日 2018-08-24
分類號 H03L7/181 分類 基本電子電路;
發(fā)明人 王浩南;吳漢明;曹云鵬;蒂姆·姚;李偉 申請（專利權(quán)）人 燦芯創(chuàng)智微電子技術(shù)（北京）有限公司
代理機(jī)構(gòu) 北京天悅專利代理事務(wù)所（普通合伙） 代理人 燦芯創(chuàng)智微電子技術(shù)（北京）有限公司
地址 100176 北京市大興區(qū)北京經(jīng)濟(jì)技術(shù)開發(fā)區(qū)榮華中路10號1幢A座913
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種多通道高速串行總線中發(fā)送端并行端口同步方法、電路和芯片?，F(xiàn)有技術(shù)中，通常利用緩存實(shí)現(xiàn)并行端口同步，而緩存往往會占用較多的芯片面積，增加成本。本發(fā)明所述的電路/芯片僅用了數(shù)個(gè)邏輯門，配合自動的相位檢測，在實(shí)際工作過程中動態(tài)調(diào)整并行時(shí)鐘相位實(shí)現(xiàn)端口同步。采用本發(fā)明所述的方法、電路和芯片，同時(shí)解決了并行端口同步和跨時(shí)鐘域的問題，避免了使用緩存器，減少了資源開銷和鏈路延遲，在實(shí)際工作過程中自動調(diào)節(jié)時(shí)鐘之間的相位關(guān)系，保證系統(tǒng)不受電壓、溫度和工藝偏差的影響。