一種用于多FPGA仿真驗證平臺的電路劃分方法

基本信息

申請?zhí)?/td> CN202210500172.X 申請日 -
公開（公告）號 CN114595651A 公開（公告）日 2022-06-07
申請公布號 CN114595651A 申請公布日 2022-06-07
分類號 G06F30/331;G06F115/02 分類 計算；推算；計數(shù);
發(fā)明人 王晨陽;李立;謝輝 申請（專利權(quán)）人 湖南泛聯(lián)新安信息科技有限公司
代理機構(gòu) 長沙市護航專利代理事務(wù)所（特殊普通合伙） 代理人 張潔
地址 410005 湖南省長沙市開福區(qū)伍家?guī)X街道棲鳳路486號凱樂微谷商務(wù)中心1棟1710、1711房
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種用于多FPGA仿真驗證平臺的電路劃分方法，包括獲取電路中的Verilog項目源碼進行解析，得到每個模塊的資源信息以及模塊之間的連線信息并進行建模，得到由節(jié)點和邊組成的無向圖模型；以邊的位寬為權(quán)重進行最小切原則對無向圖模型進行劃分后，對多FPGA仿真驗證平臺進行全局資源配置，將劃分后的無向圖模型映射到對應(yīng)FPGA上；對映射后的FPGA仿真驗證平臺進行測試得到主頻結(jié)果，檢測到映射后的FPGA仿真驗證平臺滿足預(yù)設(shè)的約束條件以及主頻結(jié)果滿足預(yù)設(shè)的任務(wù)需求后，完成電路劃分。通過無向圖模型建模、劃分、映射，最后進行驗證，找到適合用戶設(shè)計和多FPGA仿真驗證平臺的劃分映射策略。