一種芯片集成封裝方法及集成封裝結(jié)構(gòu)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202011540847.0 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN112563301A | 公開(kāi)（公告）日 | 2021-03-26 |
| 申請(qǐng)公布號(hào) | CN112563301A | 申請(qǐng)公布日 | 2021-03-26 |
| 分類(lèi)號(hào) | H01L27/15(2006.01)I;H01L33/48(2010.01)I;H01L33/62(2010.01)I | 分類(lèi) | 基本電氣元件; |
| 發(fā)明人 | 方濤;侯君凱 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 常州市武進(jìn)區(qū)半導(dǎo)體照明應(yīng)用技術(shù)研究院 |
| 代理機(jī)構(gòu) | 常州佰業(yè)騰飛專(zhuān)利代理事務(wù)所（普通合伙） | 代理人 | 劉松 |
| 地址 | 213164江蘇省常州市天安數(shù)碼城9號(hào)樓101室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體公開(kāi)了一種芯片集成封裝方法，該方法包括將芯片進(jìn)行排列，對(duì)排列后的芯片填充固化劑形成固化層，露出芯片電極，制作電路層，本發(fā)明可以簡(jiǎn)化芯片封裝工藝及成本，提高產(chǎn)品良率，本發(fā)明采用電路層后制作的方法，并且直接使用電極做為電路層的連接點(diǎn)，可以有效解決因?yàn)殡姌O過(guò)小，預(yù)制電路連接點(diǎn)與電極連接不良問(wèn)題，且在發(fā)現(xiàn)芯片電極不良，電路層與電極接觸不良的時(shí)候可以進(jìn)行返修。?? |
