一種降低溝槽型金屬氧化物半導體導通電阻的方法

基本信息

申請?zhí)?/td> CN201911030598.8 申請日 -
公開（公告）號 CN110729196A 公開（公告）日 2020-01-24
申請公布號 CN110729196A 申請公布日 2020-01-24
分類號 H01L21/336;H01L29/78;H01L29/06;H01L29/08 分類 基本電氣元件;
發(fā)明人 黃澤軍;張二雄;劉厚超;李何莉 申請（專利權(quán)）人 深圳市銳駿半導體股份有限公司
代理機構(gòu) 深圳眾邦專利代理有限公司 代理人 羅郁明
地址 518000 廣東省深圳市南山區(qū)高新中一道2號長園新材料港8棟4樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種降低溝槽型金屬氧化物半導體導通電阻的方法，包括以下步驟，在硅襯底上的N型外延層上生長熱生長氧化層，再淀積氧化層，進行溝槽的刻蝕；生長柵極氧化層，再淀積摻雜的柵極多晶硅；形成器件的柵極，P型雜質(zhì)注入，形成P型體區(qū)；進行縱向的源區(qū)光刻，進行N型雜質(zhì)注入；形成溝槽DMOS的源區(qū)；進行縱向的P型濃摻雜區(qū)光刻，P型濃摻雜質(zhì)注入；淀積介質(zhì)隔離層,淀積鈦/氮化鈦，再淀積正面金屬層形成器件的源極；再生長背面金屬層，形成器件的漏極，完成器件的制作；本發(fā)明通過改變器件的結(jié)構(gòu)，實現(xiàn)了更小元胞的制作，實現(xiàn)了相同面積導通電阻的降低或相同導通電阻芯片面積的減小，具有良好的市場應用價值。