一種降低浮動(dòng)誤差的VDMOS器件制作方法

基本信息

申請(qǐng)?zhí)?/td> CN201910511822.9 申請(qǐng)日 -
公開（公告）號(hào) CN110176395A 公開（公告）日 2019-08-27
申請(qǐng)公布號(hào) CN110176395A 申請(qǐng)公布日 2019-08-27
分類號(hào) H01L21/265;H01L21/336 分類 基本電氣元件;
發(fā)明人 黃澤軍;張二雄 申請(qǐng)（專利權(quán)）人 深圳市銳駿半導(dǎo)體股份有限公司
代理機(jī)構(gòu) 深圳眾邦專利代理有限公司 代理人 羅郁明
地址 518000 廣東省深圳市南山區(qū)高新中一道2號(hào)長(zhǎng)園新材料港8棟4樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種降低浮動(dòng)誤差的VDMOS器件制作方法，包括以下步驟：A、提供N型襯底，在所述N型襯底上形成N型外延層，在所述N型外延層上形成柵極氧化層，在所述柵極氧化層上形成多晶柵極；B、對(duì)多晶柵極進(jìn)行刻蝕，并刻蝕部分柵極氧化層；C、摻雜離子以設(shè)置的注入角度進(jìn)行體區(qū)注入，且分為4次進(jìn)行，每次注入體區(qū)劑量的1/4，且每注入一次將硅晶片在水平面上順時(shí)針旋轉(zhuǎn)90度后進(jìn)行下一次注入；D、做源區(qū)自對(duì)準(zhǔn)注入；E、做體區(qū)和源區(qū)的一次性驅(qū)入擴(kuò)散；F、做介質(zhì)層淀積，并完成孔刻蝕；本發(fā)明縮短了器件制作周期、節(jié)省了制作程序、降低了器件的生產(chǎn)成本、解決了兩次擴(kuò)散造成器件浮動(dòng)誤差過(guò)大的問(wèn)題，具有良好的市場(chǎng)應(yīng)用價(jià)值。