一種硬件兼容通用型I2C控制器IP核設(shè)計的方法及裝置
基本信息
| 申請?zhí)?/td> | CN202010332833.3 | 申請日 | - |
| 公開（公告）號 | CN111626010A | 公開（公告）日 | 2020-09-04 |
| 申請公布號 | CN111626010A | 申請公布日 | 2020-09-04 |
| 分類號 | G06F30/34(2020.01)I;G06F115/08(2020.01)N | 分類 | 計算；推算；計數(shù); |
| 發(fā)明人 | 黨舒平;黎成中;伍思進;謝國倩 | 申請（專利權(quán)）人 | 廣西華南通信股份有限公司 |
| 代理機構(gòu) | 南寧東之智專利代理有限公司 | 代理人 | 戴燕桃;汪治興 |
| 地址 | 530000廣西壯族自治區(qū)南寧市濱河路28號B座10樓 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及電子通訊控制領(lǐng)域，具體公開了一種硬件兼容通用型I2C控制器IP核設(shè)計的方法及裝置，包括：自適應(yīng)硬件設(shè)計模塊：支持不同數(shù)目I2C從器件的熱拔插和自動去抖技術(shù)；時鐘模塊：生成I2C模塊基準(zhǔn)時鐘；多芯片兼容型I2C讀寫模塊：生成相應(yīng)位寬I2C從器件地址、寄存器地址、寫數(shù)據(jù)和讀數(shù)據(jù)的接口；可重構(gòu)讀寫緩存模塊：在命令與數(shù)據(jù)雙緩存的同時，根據(jù)狀態(tài)監(jiān)測和頂層命令，進行動態(tài)的數(shù)據(jù)存取、命令發(fā)送和數(shù)據(jù)的重構(gòu)讀寫操作；全局狀態(tài)指示信號及狀態(tài)寄存器模塊：實時監(jiān)控IP核的運行狀態(tài)、定位程序停止的硬件和軟件原因指示信號，本發(fā)明在FPGA上實現(xiàn)改進型的I2C IP核設(shè)計，明確I2C IP核總線狀態(tài)指示、增強了I2C IP核的硬件兼容性和提高I2C IP核的可重構(gòu)機制。?? |
