多處理器并行實(shí)驗(yàn)裝置

基本信息

申請(qǐng)?zhí)?/td> CN201620397391.X 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN205644516U 公開(kāi)（公告）日 2016-10-12
申請(qǐng)公布號(hào) CN205644516U 申請(qǐng)公布日 2016-10-12
分類號(hào) G06F9/38(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 趙雪峰;杜望寧;張戈 申請(qǐng)（專利權(quán)）人 龍芯中科（南京）技術(shù)有限公司
代理機(jī)構(gòu) 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 代理人 張洋;劉芳
地址 100095 北京市海淀區(qū)中關(guān)村環(huán)?？萍际痉秷@龍芯產(chǎn)業(yè)園2號(hào)樓
法律狀態(tài) -

摘要

摘要 本實(shí)用新型提供一種多處理器并行實(shí)驗(yàn)裝置，涉及計(jì)算機(jī)體系結(jié)構(gòu)技術(shù)。該多處理器并行實(shí)驗(yàn)裝置包括處理主板和控制單元；處理主板承載有四個(gè)處理單元，每個(gè)處理單元包括一個(gè)處理器，四個(gè)處理器串聯(lián)，并且首尾連接形成閉環(huán)；控制單元與每個(gè)處理器連接，用于在處理器啟動(dòng)前設(shè)置每個(gè)處理器的啟動(dòng)模式；處理器用于根據(jù)啟動(dòng)模式確定是否能啟動(dòng)。解決了現(xiàn)有的多處理器并行實(shí)驗(yàn)裝置中，參與實(shí)驗(yàn)的處理器個(gè)數(shù)固定，靈活性差的問(wèn)題。