一種軟錯誤感知的FPGA布局布線方法

基本信息

申請?zhí)?/td> CN202110738637.0 申請日 -
公開（公告）號 CN113505561A 公開（公告）日 2021-10-15
申請公布號 CN113505561A 申請公布日 2021-10-15
分類號 G06F30/394（2020.01）I;G06F30/398（2020.01）I 分類 計算；推算；計數(shù);
發(fā)明人 田春生;陳雷;王碩;周婧;龐永江;周沖;馬筱婧;張瑤偉;杜忠;張璐;席培培;王郁景 申請（專利權(quán)）人 北京時代民芯科技有限公司
代理機(jī)構(gòu) 中國航天科技專利中心 代理人 龐靜
地址 100076北京市豐臺區(qū)東高地四營門北路2號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種軟錯誤感知的FPGA布局布線方法，先完成對FPGA內(nèi)布線資源發(fā)生的軟錯誤的分析與建模；基于對軟錯誤模型的研究，在布局布線過程中引入抗輻射因子，增加布局布線方法的軟錯誤感知能力；針對布局過程中因隨機(jī)過程和迭代而導(dǎo)致的收斂慢的問題，使用直接過程加強(qiáng)化學(xué)習(xí)的方法對布局流程進(jìn)行優(yōu)化，使布局過程更加智能高效；針對布線速度慢的問題，在新型重布線策略的基礎(chǔ)上對不同特征的線網(wǎng)進(jìn)行遞歸劃分，進(jìn)而采取不同的并行布線策略完成并行布線過程。該布局布線方法具有軟錯誤感知的能力，可以緩解因FPGA內(nèi)布線資源發(fā)生軟錯誤而對電路性能造成的影響，同時能夠在增加系統(tǒng)智能化程度的基礎(chǔ)上，降低系統(tǒng)編譯時間。