一種FPGA布線擁塞預(yù)測(cè)方法及系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN202110691125.3 申請(qǐng)日 -
公開(kāi)(公告)號(hào) CN113505560A 公開(kāi)(公告)日 2021-10-15
申請(qǐng)公布號(hào) CN113505560A 申請(qǐng)公布日 2021-10-15
分類(lèi)號(hào) G06F30/394(2020.01)I;G06F30/398(2020.01)I 分類(lèi) 計(jì)算;推算;計(jì)數(shù);
發(fā)明人 田春生;陳雷;王碩;周婧;龐永江;周沖;馬筱婧;張瑤偉;杜忠;王郁景;張璐;席培培 申請(qǐng)(專(zhuān)利權(quán))人 北京時(shí)代民芯科技有限公司
代理機(jī)構(gòu) 中國(guó)航天科技專(zhuān)利中心 代理人 馬全亮
地址 100076北京市豐臺(tái)區(qū)東高地四營(yíng)門(mén)北路2號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種FPGA布線擁塞預(yù)測(cè)方法及系統(tǒng),包括:首先將FPGA布線擁塞預(yù)測(cè)問(wèn)題建模為圖像轉(zhuǎn)換問(wèn)題;根據(jù)所述圖像轉(zhuǎn)換問(wèn)題,提取出所需要的特征信息參數(shù);定義循環(huán)一致性生成對(duì)抗網(wǎng)絡(luò)模型對(duì)所述圖像轉(zhuǎn)換問(wèn)題進(jìn)行求解,得到布線擁塞預(yù)測(cè)的結(jié)果。通過(guò)本發(fā)明所設(shè)計(jì)的FPGA布線擁塞預(yù)測(cè)方法及系統(tǒng),可以在布局階段根據(jù)一系列的中間及結(jié)果文件,對(duì)布線擁塞的結(jié)果進(jìn)行精準(zhǔn)預(yù)測(cè),從而降低布線迭代所需耗費(fèi)的時(shí)間,進(jìn)一步提升FPGA EDA工具的工作效率,為FPGA的健康可持續(xù)發(fā)展提供有力支撐。