DDR3讀寫傳輸方法和裝置
基本信息
申請?zhí)?/td> | CN202010941796.6 | 申請日 | - |
公開(公告)號 | CN112069095B | 公開(公告)日 | 2022-01-28 |
申請公布號 | CN112069095B | 申請公布日 | 2022-01-28 |
分類號 | G06F13/16(2006.01)I | 分類 | 計算;推算;計數(shù); |
發(fā)明人 | 徐言茂;范策 | 申請(專利權)人 | 北京銳馬視訊科技有限公司 |
代理機構 | 北京市鼎立東審知識產權代理有限公司 | 代理人 | 朱慧娟;劉瑛 |
地址 | 100085北京市海淀區(qū)信息路30號上地大廈4層401室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本申請涉及一種DDR3讀寫傳輸方法,包括向DDR3存儲模塊內寫入數(shù)據(jù)的過程;其中,向DDR3存儲模塊內寫入數(shù)據(jù)的過程包括:每一路DMA寫數(shù)據(jù)通道內所配置的RAM將滿狀態(tài)輸出至DDR3寫模塊;其中,滿狀態(tài)用于表征RAM能夠緩存的最大數(shù)據(jù)量;DDR3寫模塊接收每一路的RAM輸出的滿狀態(tài),并根據(jù)每一路RAM所輸出的滿狀態(tài)的當前標志,進行數(shù)據(jù)向DDR3存儲模塊的寫入。其在進行數(shù)據(jù)的寫操作時,通過在每一路DDR3寫數(shù)據(jù)通道內均配置一個RAM,并對各RAM均設置滿狀態(tài)標志,從而在進行寫操作時,能夠采用突發(fā)模式將該路RAM中緩存的數(shù)據(jù)統(tǒng)一寫入至DDR3存儲模塊,從而有效提高了數(shù)據(jù)的寫入速度。 |
