一種存算一體芯片的嵌入式處理器、指令集及數(shù)據(jù)處理方法

基本信息

申請?zhí)?/td> CN201911240907.4 申請日 -
公開（公告）號 CN110990060B 公開（公告）日 2022-03-22
申請公布號 CN110990060B 申請公布日 2022-03-22
分類號 G06F9/30（2006.01）I;G06N3/063（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 劉躍;呂毅;張誠;趙輝;高崢;徐翌;魯辭莽 申請（專利權(quán)）人 北京瀚諾半導體科技有限公司
代理機構(gòu) 北京君尚知識產(chǎn)權(quán)代理有限公司 代理人 司立彬
地址 100080北京市海淀區(qū)海淀路46號北大資源西樓2505室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種存算一體芯片的嵌入式處理器、指令集及數(shù)據(jù)處理方法。本方法為：1）嵌入式處理器通過數(shù)據(jù)輸入接口直接從輸入數(shù)據(jù)緩存中讀取數(shù)據(jù)；2）當存算一體陣列進行人工神經(jīng)網(wǎng)絡計算時，將待處理數(shù)據(jù)送入存算一體陣列/邏輯，控制DAC將數(shù)據(jù)轉(zhuǎn)換為模擬信號后進行矩陣乘加運算，然后控制ADC將運算結(jié)果轉(zhuǎn)換為數(shù)字信號；3）嵌入式處理器讀回運算結(jié)果并對其進行運算或者激活操作之后對中間數(shù)據(jù)進行緩存，然后判斷是否為最后一層神經(jīng)網(wǎng)絡運算；4）如果不是最后一層，則循環(huán)進行步驟2）和步驟3）；如果是最后一層，則進行步驟5）；5）嵌入式處理器進行最終結(jié)果處理，判斷人工神經(jīng)網(wǎng)絡識別結(jié)果，根據(jù)識別結(jié)果，確定是否將結(jié)果輸出。