一種基于延遲柵欄同步操作指令的多核處理器同步方法
基本信息
| 申請?zhí)?/td> | CN201910405943.5 | 申請日 | - |
| 公開（公告）號 | CN110147253B | 公開（公告）日 | 2019-08-20 |
| 申請公布號 | CN110147253B | 申請公布日 | 2019-08-20 |
| 分類號 | G06F9/38(2006.01)I | 分類 | 計算；推算；計數(shù); |
| 發(fā)明人 | 萬江華;陳虎;汪東 | 申請（專利權(quán)）人 | 湖南轂梁微電子有限公司 |
| 代理機構(gòu) | 湖南兆弘專利事務(wù)所（普通合伙） | 代理人 | 湖南轂梁微電子有限公司 |
| 地址 | 410000湖南省長沙市芙蓉中路一段288號盛大金禧國際金融中心21樓 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種基于延遲柵欄同步操作指令的多核處理器同步方法，為：所有參與核處理器在“同步達到站”發(fā)出該核處理器已到達同步的信號，在“同步檢查站”確認參與柵欄同步的其他核處理器是否到達；若是，則該核處理器繼續(xù)執(zhí)行，否則進入等待狀態(tài)，直到最后一個到達的核處理器發(fā)出的信號且被該核處理器檢查到。所述“同步達到站”為“自身同步狀態(tài)更新”所在的流水站；所述“同步檢查站”為“查詢他核同步狀態(tài)”所在的流水站，且當(dāng)“同步檢查站”與“同步達到站”不是同一流水站且不緊鄰的同步方式為“延遲同步”。本發(fā)明具有基于任意指令類型實現(xiàn)、能減少額外的柵欄同步操作、提高事務(wù)同步的效率等優(yōu)點。?? |
