碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件

基本信息

申請(qǐng)?zhí)?/td> CN202210652972.3 申請(qǐng)日 -
公開（公告）號(hào) CN114744027A 公開（公告）日 2022-07-12
申請(qǐng)公布號(hào) CN114744027A 申請(qǐng)公布日 2022-07-12
分類號(hào) H01L29/16（2006.01）I;H01L29/40（2006.01）I;H01L21/336（2006.01）I;H01L29/78（2006.01）I;H01L21/8234（2006.01）I;H01L27/088（2006.01）I 分類 基本電氣元件;
發(fā)明人 余山;趙東艷;王于波;陳燕寧;付振;劉芳;王凱;吳波;鄧永峰;劉倩倩;郁文 申請(qǐng)（專利權(quán)）人 北京智芯微電子科技有限公司
代理機(jī)構(gòu) 北京潤(rùn)平知識(shí)產(chǎn)權(quán)代理有限公司 代理人 -
地址 102200北京市昌平區(qū)雙營(yíng)西路79號(hào)院中科云谷園11號(hào)樓一層
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及半導(dǎo)體領(lǐng)域，提供一種碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件。所述方法包括：在P型碳化硅襯底上形成碳化硅外延層，在碳化硅外延層上粘接P型硅層；對(duì)P型硅層進(jìn)行刻蝕處理，形成兩個(gè)延伸至碳化硅外延層的溝槽；分別沿兩個(gè)溝槽的底部對(duì)碳化硅外延層進(jìn)行離子摻雜形成溝道區(qū)；離子摻雜形成N型漂移區(qū)，填充溝槽形成P型體區(qū)；對(duì)填充溝槽進(jìn)行刻蝕，形成場(chǎng)板隔離介質(zhì)層；在刻蝕后的填充溝槽內(nèi)填充多晶硅形成多晶硅柵極；在P型體區(qū)和N型漂移區(qū)形成源漏區(qū)。本發(fā)明采用碳化硅襯底，利用碳化硅的高擊穿特性，提高器件的擊穿電壓；通過(guò)溝道區(qū)將兩個(gè)多晶硅柵極串聯(lián)形成組合柵結(jié)構(gòu)，降低器件的導(dǎo)通電阻。