散列算法在同一框架下的ASIC芯片實(shí)現(xiàn)方法

基本信息

申請?zhí)?/td> CN201810470911.9 申請日 -
公開（公告）號 CN108768615A 公開（公告）日 2018-11-06
申請公布號 CN108768615A 申請公布日 2018-11-06
分類號 H04L9/06;G06F21/72 分類 電通信技術(shù);
發(fā)明人 李磊;劉志雷;洪澤勤 申請（專利權(quán)）人 濟(jì)南藍(lán)劍鈞新信息科技有限公司
代理機(jī)構(gòu) 濟(jì)南泉城專利商標(biāo)事務(wù)所 代理人 濟(jì)南藍(lán)劍鈞新信息科技有限公司
地址 250002 山東省濟(jì)南市市中區(qū)南辛莊西路253號2樓209室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開一種散列算法在同一框架下的ASIC芯片實(shí)現(xiàn)方法，通過提取多種散列算法的共同特征和相互之間的差別，將四種HASH算法的共同特征構(gòu)造成同一框架，該框架可使用共享資源實(shí)現(xiàn)不同HASH算法的相似部分，針對不同HASH算法的差別，設(shè)計(jì)相應(yīng)的功能模塊及參數(shù)，可在ASIC上同時實(shí)現(xiàn)多種HASH算法并達(dá)到高效率、高集成度、低功耗、模塊化的目的。