一種解密機(jī)控制板的PCB板
基本信息
| 申請(qǐng)?zhí)?/td> | CN201820847808.7 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN208480056U | 公開(kāi)（公告）日 | 2019-02-05 |
| 申請(qǐng)公布號(hào) | CN208480056U | 申請(qǐng)公布日 | 2019-02-05 |
| 分類號(hào) | H05K1/18;H05K1/02 | 分類 | 其他類目不包含的電技術(shù); |
| 發(fā)明人 | 周順風(fēng);董學(xué)松;付信高 | 申請(qǐng)（專利權(quán)）人 | 濟(jì)南藍(lán)劍鈞新信息科技有限公司 |
| 代理機(jī)構(gòu) | 濟(jì)南泉城專利商標(biāo)事務(wù)所 | 代理人 | 濟(jì)南藍(lán)劍鈞新信息科技有限公司 |
| 地址 | 250002 山東省濟(jì)南市市中區(qū)南辛莊西路253號(hào)2樓209室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型公開(kāi)一種解密機(jī)控制板的PCB板，所述PCB板為N層，N為不小于4的偶數(shù)，雙核ARM CPU芯片、DDR3內(nèi)存芯片、千兆以太網(wǎng)接口、QSPI接口等均設(shè)置于PCB板的頂層，反射補(bǔ)償電阻設(shè)置于PCB板的底層，電源層劃出各種芯片所需的內(nèi)核和外圍的供電區(qū)域，Vtt放置在底層，Vref放置在地層中專門(mén)劃出的區(qū)域；連接在雙核ARM CPU芯片與DDR3內(nèi)存芯片之間的數(shù)據(jù)線、地址線和控制線布置在頂層和底層之間的中間層，兩片DDR3內(nèi)存芯片之間的地址線、控制線的連接線、雙核ARM CPU芯片與千兆以太網(wǎng)口之間的連接線、雙核ARM CPU芯片與QSPI接口之間的連接線也設(shè)置在頂層和底層之間的中線層。本實(shí)用新型使搭載雙核ARM CPU芯片的控制板能夠平穩(wěn)運(yùn)行。 |
