一種用于電流輸入ADC的前端電路

基本信息

申請(qǐng)?zhí)?/td> CN201210343594.7 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN102832940B 公開(kāi)（公告）日 2015-05-06
申請(qǐng)公布號(hào) CN102832940B 申請(qǐng)公布日 2015-05-06
分類號(hào) H03M1/12(2006.01)I 分類 基本電子電路;
發(fā)明人 許科峰;郭建軍;陳克恭 申請(qǐng)（專利權(quán)）人 江蘇國(guó)石半導(dǎo)體有限公司
代理機(jī)構(gòu) 南京蘇科專利代理有限責(zé)任公司 代理人 江蘇國(guó)石半導(dǎo)體有限公司
地址 215123 江蘇省蘇州市工業(yè)園區(qū)仁愛(ài)路166號(hào)親民樓116室
法律狀態(tài) -

摘要

摘要 本發(fā)明揭示了一種用于電流輸入ADC的前端電路，該ADC與電流輸入端之間設(shè)有一個(gè)積分器，該積分器具有積分電容。特別地，該前端電路基于積分器還包括檢測(cè)模塊和放電模塊兩部分的過(guò)流放電電路，其中檢測(cè)模塊至少為一個(gè)電壓比較器，檢測(cè)模塊的一個(gè)輸入端連至積分器的電壓輸出端V1，另一個(gè)輸入端為積分器的門限電壓Vthr，給放電模塊至少包括一個(gè)放電電容Cdis，放電電容Cdis一側(cè)的電極板連至積分電容的正極板X1，另一側(cè)的電極板連至參考電壓端，電路中放電電壓Vf=△V＊Cdis/Cint，其中△V為參考電壓端的壓降。本發(fā)明在積分器容量限制下顯著提高了電流輸入ADC的輸入動(dòng)態(tài)范圍，解決了積分器擴(kuò)容對(duì)芯片內(nèi)面積占據(jù)的壓力；同時(shí)為簡(jiǎn)化后接ADC的設(shè)計(jì)提供了行之有效的解決方案。