一種加/脫密數(shù)據(jù)獨(dú)立二通道判決系統(tǒng)及其應(yīng)用
基本信息
申請?zhí)?/td> | CN201811584364.3 | 申請日 | - |
公開(公告)號 | CN109726569A | 公開(公告)日 | 2019-05-07 |
申請公布號 | CN109726569A | 申請公布日 | 2019-05-07 |
分類號 | G06F21/60(2013.01)I; G06F21/62(2013.01)I; H04L9/08(2006.01)I | 分類 | 計算;推算;計數(shù); |
發(fā)明人 | 辛建平; 高克 | 申請(專利權(quán))人 | 無錫市同威科技有限公司 |
代理機(jī)構(gòu) | 無錫派爾特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) | 代理人 | 無錫市同威科技有限公司 |
地址 | 214072 江蘇省無錫市梁溪區(qū)蠡園開發(fā)區(qū)滴翠路100號(創(chuàng)意園)7號樓3層西側(cè) | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種加/脫密數(shù)據(jù)獨(dú)立二通道判決系統(tǒng)及其應(yīng)用,該系統(tǒng)包括嵌入式處理器、協(xié)議處理芯片、第一算法處理芯片和第二算法處理芯片,嵌入式處理器分別與協(xié)議處理芯片、第一算法處理芯片、第二算法處理芯片雙向電連接,用于對協(xié)議處理芯片進(jìn)行策略配置和密鑰管理、以及對第一算法處理芯片和第二算法處理芯片進(jìn)行密鑰配置;協(xié)議處理芯片分別與第一算法處理芯片、第二算法處理芯片雙向電連接,用于將數(shù)據(jù)包從協(xié)議處理芯片發(fā)送到第一算法處理芯片、第二算法處理芯片中進(jìn)行加密/脫密運(yùn)算后返回。本發(fā)明極大降低了由于采用單路算法處理芯片進(jìn)行運(yùn)算可能存在的運(yùn)算結(jié)果出錯的概率,避免了加密運(yùn)算結(jié)果出錯導(dǎo)致磁盤陣列數(shù)據(jù)無法恢復(fù)的風(fēng)險。 |
