一種FPGA數(shù)據(jù)讀寫(xiě)方法、裝置、設(shè)備及可讀存儲(chǔ)介質(zhì)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202011444718.1 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN112506823A | 公開(kāi)（公告）日 | 2021-03-16 |
| 申請(qǐng)公布號(hào) | CN112506823A | 申請(qǐng)公布日 | 2021-03-16 |
| 分類(lèi)號(hào) | G06F13/16(2006.01)I | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 俞衛(wèi)育;魯朋飛;趙陽(yáng) | 申請(qǐng)（專(zhuān)利權(quán)）人 | 盛立安元科技（杭州）股份有限公司 |
| 代理機(jī)構(gòu) | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 張春輝 |
| 地址 | 310051浙江省杭州市濱江區(qū)南環(huán)路3766號(hào)4樓403室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種FPGA數(shù)據(jù)讀寫(xiě)方法，該方法在FPGA中的某些應(yīng)用需要與外部存儲(chǔ)器進(jìn)行數(shù)據(jù)交互的各種場(chǎng)景中，為了減少讀數(shù)據(jù)響應(yīng)延時(shí)時(shí)間帶來(lái)的效率瓶頸，利用FPGA設(shè)計(jì)一種cache高速緩存控制器，將cache通過(guò)在FPGA平臺(tái)上用硬件資源進(jìn)行實(shí)現(xiàn)，在cache存儲(chǔ)器中存儲(chǔ)有相應(yīng)數(shù)據(jù)時(shí)，F(xiàn)PGA平臺(tái)無(wú)需與外部存儲(chǔ)器進(jìn)行交互，利用cache的高速數(shù)據(jù)讀寫(xiě)特性，客戶(hù)端直接與cache存儲(chǔ)器進(jìn)行數(shù)據(jù)交互，使得FPGA能在較短的時(shí)間內(nèi)向應(yīng)用模塊返回?cái)?shù)據(jù)結(jié)果，提高數(shù)據(jù)處理性能，可以滿(mǎn)足在FPGA平臺(tái)上的各種高速應(yīng)用。本發(fā)明還公開(kāi)了一種FPGA數(shù)據(jù)讀寫(xiě)裝置、設(shè)備及可讀存儲(chǔ)介質(zhì)，具有相應(yīng)的技術(shù)效果。?? |
