一種用于FPGA的數(shù)據(jù)類(lèi)型轉(zhuǎn)換裝置、方法、設(shè)備及存儲(chǔ)介質(zhì)

基本信息

申請(qǐng)?zhí)?/td> CN202110318414.9 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113032326A 公開(kāi)（公告）日 2021-06-25
申請(qǐng)公布號(hào) CN113032326A 申請(qǐng)公布日 2021-06-25
分類(lèi)號(hào) G06F15/78;G06F7/485;G06F7/02 分類(lèi) 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 李紅英;李偉峰 申請(qǐng)（專(zhuān)利權(quán)）人 盛立安元科技（杭州）股份有限公司
代理機(jī)構(gòu) 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 代理人 丁曼曼
地址 310051 浙江省杭州市濱江區(qū)南環(huán)路3766號(hào)4樓403室
法律狀態(tài) -

摘要

摘要 本申請(qǐng)公開(kāi)了一種用于FPGA的數(shù)據(jù)類(lèi)型轉(zhuǎn)換裝置、方法、設(shè)備及存儲(chǔ)介質(zhì)。該數(shù)據(jù)類(lèi)型轉(zhuǎn)換裝置包括：接收模塊，用于通過(guò)IO接口接收客戶(hù)端發(fā)送的擴(kuò)大預(yù)設(shè)倍數(shù)后的整數(shù)型價(jià)格數(shù)據(jù)，并根據(jù)預(yù)設(shè)倍數(shù)確定出對(duì)應(yīng)的目標(biāo)乘數(shù)；數(shù)值計(jì)算模塊，用于基于價(jià)格數(shù)據(jù)和目標(biāo)乘數(shù)計(jì)算得到價(jià)格數(shù)據(jù)的整數(shù)部分?jǐn)?shù)值，并根據(jù)價(jià)格數(shù)據(jù)、整數(shù)部分?jǐn)?shù)值、預(yù)設(shè)倍數(shù)和目標(biāo)擴(kuò)大倍數(shù)計(jì)算得到價(jià)格數(shù)據(jù)的小數(shù)部分?jǐn)?shù)值；數(shù)據(jù)轉(zhuǎn)換模塊，用于通過(guò)并行處理將小數(shù)部分?jǐn)?shù)值轉(zhuǎn)換為小數(shù)部分浮點(diǎn)數(shù)據(jù)；雙精度浮點(diǎn)數(shù)生成模塊，用于基于整數(shù)部分?jǐn)?shù)值、小數(shù)部分浮點(diǎn)數(shù)據(jù)，以及整數(shù)部分?jǐn)?shù)值和小數(shù)部分?jǐn)?shù)值分別占用的比特位長(zhǎng)度，得到價(jià)格數(shù)據(jù)對(duì)應(yīng)的雙精度浮點(diǎn)數(shù)。能夠提高數(shù)據(jù)類(lèi)型轉(zhuǎn)換的速度。