一種在液晶模組實(shí)時(shí)顯示OTP狀態(tài)的裝置及方法

基本信息

申請(qǐng)?zhí)?/td> CN201811071454.2 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN109257549B 公開(kāi)（公告）日 2021-01-12
申請(qǐng)公布號(hào) CN109257549B 申請(qǐng)公布日 2021-01-12
分類號(hào) H04N5/445;G09G3/36;G09G3/00 分類 電通信技術(shù);
發(fā)明人 趙勇;盧碧波 申請(qǐng)（專利權(quán)）人 武漢帆茂電子科技有限公司
代理機(jī)構(gòu) 上海怡恩專利代理事務(wù)所（普通合伙） 代理人 武漢帆茂電子科技有限公司
地址 430000 湖北省武漢市東湖新技術(shù)開(kāi)發(fā)區(qū)高新大道999號(hào)未來(lái)科技城C1棟801室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種在液晶模組實(shí)時(shí)顯示OTP狀態(tài)的裝置及方法，包括狀態(tài)值字符點(diǎn)陣使能模塊，所述狀態(tài)值字符點(diǎn)陣使能模塊使用字庫(kù)軟件生成狀態(tài)值所需字符的字體、大小信息后，生成相應(yīng)的圖像點(diǎn)陣使能數(shù)據(jù)；時(shí)鐘模塊，所述時(shí)鐘模塊用于根據(jù)液晶模組時(shí)序信息生成像素時(shí)鐘；FPGA芯片，所述FPGA芯片根據(jù)上述的圖像點(diǎn)陣使能數(shù)據(jù)和像素時(shí)鐘將OTP狀態(tài)字體疊加在待顯示的圖像上，本發(fā)明在以FPGA作為主控芯片把圖像顯示在液晶模組上時(shí)，將OTP狀態(tài)字體疊加在待顯示的圖像上，在使用FPGA作為主控芯片在待測(cè)液晶模組上顯示圖像時(shí)，能疊加不同的字體，使OTP測(cè)試狀態(tài)值實(shí)時(shí)顯示在待測(cè)液晶模組上，提升測(cè)試效率和測(cè)試可靠度以及用戶體驗(yàn)。