一種基于FPGA的Displayport信號產(chǎn)生裝置及方法

基本信息

申請?zhí)?/td> CN201811071431.1 申請日 -
公開（公告）號 CN109448614A 公開（公告）日 2019-03-08
申請公布號 CN109448614A 申請公布日 2019-03-08
分類號 G09G3/00（2006.01）I 分類 教育；密碼術(shù)；顯示；廣告；印鑒;
發(fā)明人 趙勇; 盧碧波 申請（專利權(quán)）人 武漢帆茂電子科技有限公司
代理機構(gòu) - 代理人 -
地址 430000 湖北省武漢市東湖新技術(shù)開發(fā)區(qū)高新大道999號未來科技城C1棟801室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種基于FPGA的Displayport信號產(chǎn)生裝置，包括AXI Lite并行圖像參數(shù)接收模塊，所述AXI Lite并行圖像參數(shù)接收模塊接收Displayport模組的寄存器配置參數(shù)；AXI Stream并行圖像數(shù)據(jù)接收模塊，所述AXI Stream并行圖像數(shù)據(jù)接收模塊根據(jù)Displayport模組類型的圖像數(shù)據(jù)解碼成RGB數(shù)據(jù)，并完成Displayport模組顯示圖像畫面測試；軟核處理器模塊，所述軟核處理器模塊根據(jù)接收的Displayport模組的寄存器配置參數(shù)后進行Displayport模組的VCOM調(diào)節(jié)和EDID燒錄，本發(fā)明實現(xiàn)了Displayport模組的VCOM調(diào)節(jié)和EDID燒錄等功能，并且所有功能都在一片F(xiàn)PGA內(nèi)實現(xiàn)，液晶模組測試裝置集成度高，節(jié)約測試成本，提升測試效率和測試可靠度，可以提升企業(yè)的生產(chǎn)效率及產(chǎn)品合格率。