具有服務(wù)質(zhì)量保證的低端路由器
基本信息
申請(qǐng)?zhí)?/td> | CN01233291.7 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN2506044Y | 公開(公告)日 | 2002-08-14 |
申請(qǐng)公布號(hào) | CN2506044Y | 申請(qǐng)公布日 | 2002-08-14 |
分類號(hào) | H04Q3/00 | 分類 | 電通信技術(shù); |
發(fā)明人 | 馬正新;蘇東 | 申請(qǐng)(專利權(quán))人 | 北京百年樹人遠(yuǎn)程教育有限公司 |
代理機(jī)構(gòu) | 北京同立偉業(yè)專利 | 代理人 | 北京百年樹人遠(yuǎn)程教育有限公司 |
地址 | 100025北京市朝陽(yáng)區(qū)延靜里中街3號(hào) | ||
法律狀態(tài) | - |
摘要
摘要 | 一種具有服務(wù)質(zhì)量保證的低端路由器,它由總線處理器、交換處理器和路由處理器組成,其中交換處理器和路由處理器獨(dú)立設(shè)置,總線處理器垮接在交換處理器內(nèi)部總線和低端路由器外部共享總線之間,總線處理器處理具有與外部連接的接入端口。本實(shí)用新型提高了低端路由器的處理速度,強(qiáng)化QoS質(zhì)量保證機(jī)制;核心處理模塊采用高性能數(shù)字信號(hào)處理器(DSP),它比CPU處理速度快,實(shí)時(shí)性強(qiáng),是高性能交換和路由算法的理想平臺(tái),為QoS質(zhì)量保證提供基礎(chǔ)??偩€處理器采用現(xiàn)場(chǎng)可編程邏輯陣列(FPGA),不僅可以模擬現(xiàn)有各種總線的功能,而且可以根據(jù)交換和路由模塊的要求,提供附加功能,較現(xiàn)有固定總線模式的路由器靈活性強(qiáng),擴(kuò)展性好。 |
