一種針對(duì)高精度延時(shí)鏈的低開(kāi)銷(xiāo)精度校準(zhǔn)電路及方法

基本信息

申請(qǐng)?zhí)?/td> CN202110622870.2 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113315492A 公開(kāi)（公告）日 2021-08-27
申請(qǐng)公布號(hào) CN113315492A 申請(qǐng)公布日 2021-08-27
分類(lèi)號(hào) H03K5/131（2014.01）I 分類(lèi) 基本電子電路;
發(fā)明人 趙楊;曹強(qiáng)輝 申請(qǐng)（專(zhuān)利權(quán)）人 谷芯（廣州）技術(shù)有限公司
代理機(jī)構(gòu) 湖南兆弘專(zhuān)利事務(wù)所（普通合伙） 代理人 周長(zhǎng)清
地址 513000廣東省廣州市黃埔區(qū)科學(xué)大道245號(hào)701房
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種針對(duì)高精度延時(shí)鏈的低開(kāi)銷(xiāo)精度校準(zhǔn)電路及方法，該電路包括：延時(shí)鏈，包括一個(gè)以上的延時(shí)單元，輸入脈沖信號(hào)Chainln依次經(jīng)過(guò)延時(shí)鏈中的延時(shí)單元；選出一個(gè)延時(shí)單元的輸出作為最終的輸出信號(hào)ChainOut；信號(hào)捕捉電路，用來(lái)采樣ChainOut信號(hào)并累加采樣到的結(jié)果；控制邏輯單元，用來(lái)控制信號(hào)捕捉電路中對(duì)輸出信號(hào)ChainOut信號(hào)的采樣，并控制信號(hào)捕捉電路中加法器的輸出結(jié)果。該方法基于上述電路來(lái)實(shí)施。本發(fā)明具有結(jié)構(gòu)簡(jiǎn)單、便于實(shí)施、精度高等優(yōu)點(diǎn)。