非對齊存儲結(jié)構(gòu)的閃存設(shè)備及數(shù)據(jù)存儲方法
基本信息
申請?zhí)?/td> | CN202111666957.6 | 申請日 | - |
公開(公告)號 | CN114356234A | 公開(公告)日 | 2022-04-15 |
申請公布號 | CN114356234A | 申請公布日 | 2022-04-15 |
分類號 | G06F3/06(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 張文剛;陳祥;馬遠(yuǎn)鵬 | 申請(專利權(quán))人 | 深圳大普微電子科技有限公司 |
代理機(jī)構(gòu) | 深圳市六加知識產(chǎn)權(quán)代理有限公司 | 代理人 | 陳金賞 |
地址 | 518000廣東省深圳市龍崗區(qū)騰飛路9號創(chuàng)投大廈3501室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本申請實(shí)施例涉及存儲設(shè)備應(yīng)用領(lǐng)域,公開了一種非對齊存儲結(jié)構(gòu)的閃存設(shè)備及數(shù)據(jù)存儲方法,該非對齊存儲結(jié)構(gòu)的閃存設(shè)備,包括:控制器,通過多個(gè)通道連接多個(gè)晶片封裝,其中,每一通道連接至少兩種類型的晶片封裝結(jié)構(gòu),每一種晶片封裝結(jié)構(gòu)包括至少一個(gè)晶片封裝,每一個(gè)晶片封裝包括至少一個(gè)邏輯單元。通過設(shè)置每一通道連接至少兩種類型的晶片封裝,使得閃存設(shè)備呈現(xiàn)非對齊結(jié)構(gòu),從而實(shí)現(xiàn)靈活的容量需求以及多樣化的容量規(guī)格,并且還可以增加預(yù)留空間,以提高閃存設(shè)備的性能并延長閃存設(shè)備的壽命。 |
