基于FPGA的PSRAM存儲器初始化方法、裝置、設(shè)備及介質(zhì)

基本信息

申請?zhí)?/td> CN201911125973.7 申請日 -
公開（公告）號 CN111009271B 公開（公告）日 2020-09-29
申請公布號 CN111009271B 申請公布日 2020-09-29
分類號 G11C11/406;G11C11/4076 分類 信息存儲;
發(fā)明人 湯博先;杜輝;韓志偉;劉烈;劉建華;杜金鳳 申請（專利權(quán)）人 科學(xué)城（廣州）綠色融資擔(dān)保有限公司
代理機構(gòu) 深圳眾鼎專利商標(biāo)代理事務(wù)所（普通合伙） 代理人 詹建新
地址 510000 廣東省廣州市黃埔區(qū)科學(xué)大道243號1001房
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA的PSRAM存儲器初始化方法，包括：在對PSRAM存儲器執(zhí)行讀校準(zhǔn)時，通過FPGA模塊向所述PSRAM存儲器寫入待校驗數(shù)據(jù)；獲取FPGA模塊中輸入輸出延時可調(diào)電路的延時參數(shù)集；遍歷所述延時參數(shù)集中的每一個延時參數(shù)，按照所述延時參數(shù)執(zhí)行延時操作，然后讀取所述PSRAM存儲器中的待校驗數(shù)據(jù)，若所讀取的待校驗數(shù)據(jù)與所寫入的待校驗數(shù)據(jù)相同時，將所述延時參數(shù)標(biāo)記為候選值；從標(biāo)記為候選值的所述延時參數(shù)中選擇最優(yōu)延時參數(shù)，寫入所述FPGA模塊中的輸入輸出延時可調(diào)電路。本發(fā)明解決了現(xiàn)有PSRAM存儲器的相位偏差時間大、工作狀態(tài)不穩(wěn)定的問題。