一種主板內(nèi)存條布局結(jié)構(gòu)
基本信息
申請?zhí)?/td> | CN202022441718.8 | 申請日 | - |
公開(公告)號 | CN212990051U | 公開(公告)日 | 2021-04-16 |
申請公布號 | CN212990051U | 申請公布日 | 2021-04-16 |
分類號 | G06F1/18(2006.01)I;G06F1/26(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 莊杰;唐道光;王憲朝 | 申請(專利權(quán))人 | 百信信息技術(shù)有限公司 |
代理機(jī)構(gòu) | 太原九得專利代理事務(wù)所(普通合伙) | 代理人 | 高璇 |
地址 | 030000山西省太原市山西綜改示范區(qū)太原唐槐園區(qū)橫河西二巷5號百信信創(chuàng)產(chǎn)業(yè)基地6號樓3層301-310 | ||
法律狀態(tài) | - |
摘要
摘要 | 本實(shí)用新型提供的一種主板內(nèi)存條布局結(jié)構(gòu),包括:PCB板,所述PCB板上設(shè)置有CPU,所述CPU的兩側(cè)對稱設(shè)置有第一內(nèi)存條插槽和第二內(nèi)存條插槽;所述CPU通過MC0通道與第一內(nèi)存條插槽連接,所述CPU通過MC1通道與第二內(nèi)存條插槽連接;所述MC0通道、MC1通道的結(jié)構(gòu)相同,均包括:信號線和電源線;所述信號線和電源線分別與不同的參考層連接;本實(shí)用新型具有可減少高速信號之間干擾的有益效果,適用于PCB板設(shè)計(jì)的技術(shù)領(lǐng)域。?? |
