一種基于FPGA的SDH到E1接口的傳輸設(shè)備

基本信息

申請(qǐng)?zhí)?/td> CN201720690937.5 申請(qǐng)日 -
公開（公告）號(hào) CN207166503U 公開（公告）日 2018-03-30
申請(qǐng)公布號(hào) CN207166503U 申請(qǐng)公布日 2018-03-30
分類號(hào) H04J3/16 分類 電通信技術(shù);
發(fā)明人 郭虎;鐘麗;竇祥峰;王岳 申請(qǐng)（專利權(quán)）人 北京炎黃國(guó)芯科技有限公司
代理機(jī)構(gòu) 北京市中聞律師事務(wù)所 代理人 蔣玉
地址 100089 北京市海淀區(qū)永澄北路2號(hào)院1號(hào)樓A座三層305-33室
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開了一種基于FPGA的SDH到E1接口的傳輸設(shè)備，包括本體，本體的一側(cè)設(shè)置有時(shí)鐘接口，電源接口的一側(cè)設(shè)置有E1接口，E1接口的一側(cè)設(shè)置有解幀器，解幀器的一側(cè)設(shè)置有設(shè)置有多路映射器，負(fù)載交叉控制器的頂部設(shè)置有支步數(shù)字交叉電路，同步時(shí)鐘模塊的一側(cè)設(shè)置有電線接口。本實(shí)用新型由E1接口、解幀器、成幀器、多路映射器、支路數(shù)字交叉電路、負(fù)載交叉控制器、同步時(shí)鐘模塊、電信接口組成，解幀器和成幀器負(fù)責(zé)傳輸所必須的幀與復(fù)幀的數(shù)據(jù)開銷，同步時(shí)鐘模塊提供時(shí)鐘數(shù)據(jù)，與幀同步信號(hào)，因而本設(shè)計(jì)極大的節(jié)省了FPGA的邏輯資源，而且可以單芯片實(shí)現(xiàn)多路E1的復(fù)用，提高了線路傳輸質(zhì)量與效率。