一種基于主板設(shè)計(jì)的模擬開(kāi)關(guān)電路

基本信息

申請(qǐng)?zhí)?/td> CN201922165669.7 申請(qǐng)日 -
公開(kāi)(公告)號(hào) CN211239814U 公開(kāi)(公告)日 2020-08-11
申請(qǐng)公布號(hào) CN211239814U 申請(qǐng)公布日 2020-08-11
分類號(hào) H03K17/687(2006.01)I 分類 -
發(fā)明人 李闖;何建偉;陳小兵;黎小兵;辛大勇 申請(qǐng)(專利權(quán))人 昆山嘉提信息科技有限公司
代理機(jī)構(gòu) 蘇州隆恒知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 代理人 昆山嘉提信息科技有限公司
地址 215300江蘇省蘇州市昆山開(kāi)發(fā)區(qū)百富路88號(hào)7號(hào)房2-5層
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開(kāi)了一種基于主板設(shè)計(jì)的模擬開(kāi)關(guān)電路,該電路包括電源輸入端、復(fù)位輸入端、脈沖輸出端、啟動(dòng)單元和復(fù)位單元;啟動(dòng)單元包括三態(tài)門(mén)U1和上拉電阻器R3;三態(tài)門(mén)U1與電源輸入端相連,三態(tài)門(mén)U1與復(fù)位輸入端相連,三態(tài)門(mén)U1與脈沖輸出端相連;上拉電阻器R3連接于三態(tài)門(mén)U1和脈沖輸出端之間;復(fù)位單元包括NMOS管Q1、NMOS管Q2和延時(shí)電路;NMOS管Q1漏極與三態(tài)門(mén)U1相連,NMOS管Q1源極接地,NMOS管Q1柵極與NMOS管Q2的漏極相連;NMOS管Q2源極接地;延時(shí)電路兩端分別與NMOS管Q2柵極和復(fù)位輸入端相連。本申請(qǐng)基于主板設(shè)計(jì)的模擬開(kāi)關(guān)電路具有較高的可靠性、經(jīng)濟(jì)性和工作便利性。??