支持多種指令體系的處理器

基本信息

申請?zhí)?/td> CN200910161369.X 申請日 -
公開（公告）號(hào) CN101996155B 公開（公告）日 2014-01-29
申請公布號(hào) CN101996155B 申請公布日 2014-01-29
分類號(hào) G06F15/76(2006.01)I;G06F9/30(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 劉大力;曹春春 申請（專利權(quán)）人 北京多思技術(shù)服務(wù)有限公司
代理機(jī)構(gòu) 中國國際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 代理人 北京多思科技發(fā)展有限公司;北京多思技術(shù)服務(wù)有限公司
地址 100080 北京市海淀區(qū)中關(guān)村南大街甲56號(hào)方圓大廈B801
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種處理器，其特征在于：該處理器至少部分是可重組的，該處理器包括第一指令體系譯碼器，用于對第一指令體系的指令進(jìn)行譯碼，該第一指令體系包括與安全協(xié)議有關(guān)的多個(gè)指令。該處理器還包括第二指令體系譯碼器，用于對第二指令體系的指令進(jìn)行譯碼，該第二指令體系包括與配置文件有關(guān)的多個(gè)指令。該處理器還包括第三指令體系譯碼器，用于對第二指令體系的指令進(jìn)行譯碼，所述第三指令體系不同于所述第一指令體系和第二指令體系。