一種FPGA解卡程序的解調(diào)方法

基本信息

申請?zhí)?/td> CN202110101112.6 申請日 -
公開（公告）號 CN112799331A 公開（公告）日 2021-05-14
申請公布號 CN112799331A 申請公布日 2021-05-14
分類號 G05B19/042 分類 控制；調(diào)節(jié);
發(fā)明人 鮑建;王飛;張連鋼;劉勇 申請（專利權(quán)）人 安徽中科思萌特科技有限公司
代理機構(gòu) 上海三方專利事務(wù)所（普通合伙） 代理人 吳瑋
地址 241007 安徽省蕪湖市中國（安徽）自由貿(mào)易試驗區(qū)蕪湖片區(qū)衡山路35號G403
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及調(diào)制解調(diào)技術(shù)領(lǐng)域，具體來說是一種FPGA解卡程序的解調(diào)方法，其特征在于方法步驟如下：在二值化表示內(nèi)對連續(xù)記錄的四個數(shù)進(jìn)行判斷，四個數(shù)相同記為0或1；當(dāng)出現(xiàn)數(shù)據(jù)頭時，開始解析卡號，以bit0的波特率為基礎(chǔ)，每收到1個bit1，則在解析中補償相應(yīng)的時長，并以S3中收到的數(shù)據(jù)為基礎(chǔ)積分，積分到相應(yīng)的值認(rèn)為其為相應(yīng)的數(shù)值；其優(yōu)點在于：通過多種方法（二值化、積分、連續(xù)快速處理多個二值化值和波特率采樣）增強其抗干擾性能；采用波特率采樣的方式，先假定卡號全是一個值，后面再通過實際情況進(jìn)行校正，提高了抗擾性能，為后級的積分等操作做了參考基準(zhǔn)和為后續(xù)濾波留出了空間。