FPGA設(shè)計(jì)的綜合實(shí)現(xiàn)方法和裝置

基本信息

申請(qǐng)?zhí)?/td> CN202110321055.2 申請(qǐng)日 -
公開（公告）號(hào) CN112906332A 公開（公告）日 2021-06-04
申請(qǐng)公布號(hào) CN112906332A 申請(qǐng)公布日 2021-06-04
分類號(hào) G06F30/34 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 曹保健;王寧;劉奎;李元策;王勇麟;羅威 申請(qǐng)（專利權(quán)）人 山東高云半導(dǎo)體科技有限公司
代理機(jī)構(gòu) 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 代理人 霍文娟
地址 250101 山東省濟(jì)南市高新區(qū)舜華路1號(hào)齊魯軟件園5號(hào)樓（創(chuàng)業(yè)廣場(chǎng)E座）五層A503、A511房間
法律狀態(tài) -

摘要

摘要 本申請(qǐng)?zhí)峁┝艘环NFPGA設(shè)計(jì)的綜合實(shí)現(xiàn)方法和裝置，該方法包括：獲取FPGA設(shè)計(jì)中的寄存器鏈組，寄存器鏈組包括至少一個(gè)寄存器鏈，寄存器鏈為多個(gè)寄存器串聯(lián)構(gòu)成的，多個(gè)寄存器的控制信號(hào)相同，且多個(gè)寄存器均為同步寄存器或異步寄存器；確定目標(biāo)寄存器鏈組對(duì)應(yīng)的目標(biāo)存儲(chǔ)器；使用目標(biāo)存儲(chǔ)器替換對(duì)應(yīng)的目標(biāo)寄存器鏈組，得到更新后的FPGA設(shè)計(jì)。該方法保證了更新后的FPGA設(shè)計(jì)中的節(jié)點(diǎn)較少，從而保證了占用的芯片資源較少，解決了現(xiàn)有技術(shù)中FPGA設(shè)計(jì)在綜合階段占用較多芯片資源的問題。