一種DSP芯片的外圍電路結(jié)構(gòu)

基本信息

申請(qǐng)?zhí)?/td> CN201910567956.2 申請(qǐng)日 -
公開（公告）號(hào) CN110442217A 公開（公告）日 2019-11-12
申請(qǐng)公布號(hào) CN110442217A 申請(qǐng)公布日 2019-11-12
分類號(hào) G06F1/24（2006.01）I; G06F1/26（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 陳文強(qiáng); 葛愿; 趙義永; 高文根; 張艷; 夏榮坤; 李松濤; 王佳 申請(qǐng)（專利權(quán)）人 安徽康愛而電氣有限公司
代理機(jī)構(gòu) 蕪湖安匯知識(shí)產(chǎn)權(quán)代理有限公司 代理人 蕪湖康愛而電氣有限公司; 安徽工程大學(xué)
地址 241000 安徽省蕪湖市弋江區(qū)高新區(qū)南區(qū)中小企業(yè)創(chuàng)業(yè)園8號(hào)廠房01室二層
法律狀態(tài) -

摘要

摘要 本發(fā)明揭示了一種DSP芯片的外圍電路結(jié)構(gòu)，外圍電路結(jié)構(gòu)包括I/O電源電路、CPU內(nèi)核電源電路以及復(fù)位電路，所述I/O電源電路設(shè)有第一電源芯片，所述第一電源芯片的輸入端連接4.3V?5.5V電源，所述第一電源芯片的輸入端和輸出端均與地之間并聯(lián)一個(gè)鉭電容和一個(gè)電容器。本發(fā)明的優(yōu)點(diǎn)在于電路結(jié)構(gòu)簡(jiǎn)單，能夠有效解決DSP芯片供電不穩(wěn)以及CPU內(nèi)核電源與I/O電源上電時(shí)序不合理導(dǎo)致的DSP芯片存儲(chǔ)數(shù)據(jù)混亂、死機(jī)甚至損毀器件等問題。