一種FPGA的高層次綜合方法和裝置

基本信息

申請?zhí)?/td> CN201910044651.3 申請日 -
公開（公告）號 CN109828799B 公開（公告）日 2022-05-17
申請公布號 CN109828799B 申請公布日 2022-05-17
分類號 G06F9/448（2018.01）I 分類 計算；推算；計數(shù);
發(fā)明人 劉建洋;王海力;連榮椿;馬明 申請（專利權(quán)）人 京微齊力（北京）科技股份有限公司
代理機(jī)構(gòu) 北京億騰知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 -
地址 100080北京市海淀區(qū)知春路63號衛(wèi)星大廈9層901-903
法律狀態(tài) -

摘要

摘要 本說明書實施例提供一種現(xiàn)場可編程門陣列FPGA的高層次綜合方法和裝置，包括：獲取待執(zhí)行的C/C++文件；根據(jù)操作時間表中存儲的不同操作的占用時間，對所述C/C++文件中包含的操作Vn進(jìn)行劃分，n≥1且為整數(shù),生成一個劃分方案Pmax，其中所述劃分方案Pmax是所述FPGA執(zhí)行完所述操作Vn所用時間最短的劃分方案；根據(jù)所述劃分方案Pmax，生成對應(yīng)的網(wǎng)表。如此，可以提高整個設(shè)計的運行效率。