基于存儲(chǔ)器陣列的數(shù)據(jù)配置電路和方法

基本信息

申請(qǐng)?zhí)?/td> CN202111449101.3 申請(qǐng)日 -
公開（公告）號(hào) CN114171075A 公開（公告）日 2022-03-11
申請(qǐng)公布號(hào) CN114171075A 申請(qǐng)公布日 2022-03-11
分類號(hào) G11C7/20（2006.01）I;G11C8/08（2006.01）I;G11C8/16（2006.01）I;G11C7/10（2006.01）I;G06F15/78（2006.01）I 分類 信息存儲(chǔ);
發(fā)明人 洪亞茹;薛慶華;王海力 申請(qǐng)（專利權(quán)）人 京微齊力（北京）科技股份有限公司
代理機(jī)構(gòu) 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 陳霽
地址 100190北京市海淀區(qū)知春路63號(hào)衛(wèi)星大廈9層901-903
法律狀態(tài) -

摘要

摘要 本申請(qǐng)?zhí)峁┝艘环N基于存儲(chǔ)器陣列的數(shù)據(jù)配置電路和方法，涉及集成電路技術(shù)領(lǐng)域。該方法包括：通過設(shè)置多級(jí)控制電路與多級(jí)存儲(chǔ)器陣列一一對(duì)應(yīng)連接，即每級(jí)存儲(chǔ)器陣列均對(duì)應(yīng)一級(jí)控制電路。而且多級(jí)控制電路之間級(jí)聯(lián)，從而使得每級(jí)存儲(chǔ)器陣列對(duì)應(yīng)的控制電路能夠控制該存儲(chǔ)器陣列進(jìn)行數(shù)據(jù)配置，從而避免FPGA中計(jì)算資源和存儲(chǔ)資源的浪費(fèi)，提高數(shù)據(jù)重配置的效率。