帶復(fù)位的配置電路和FPGA的配置電路

基本信息

申請(qǐng)?zhí)?/td> CN202111425560.8 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN114373493A 公開(kāi)（公告）日 2022-04-19
申請(qǐng)公布號(hào) CN114373493A 申請(qǐng)公布日 2022-04-19
分類號(hào) G11C11/417（2006.01）I;G11C7/20（2006.01）I;G06F15/78（2006.01）I 分類 信息存儲(chǔ);
發(fā)明人 薛慶華;王海力 申請(qǐng)（專利權(quán)）人 京微齊力（北京）科技股份有限公司
代理機(jī)構(gòu) 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 陳霽
地址 100190北京市海淀區(qū)知春路63號(hào)衛(wèi)星大廈9層901-903
法律狀態(tài) -

摘要

摘要 本申請(qǐng)涉及半導(dǎo)體技術(shù)領(lǐng)域，提供了一種帶復(fù)位的配置電路和FPGA的配置電路，帶復(fù)位的配置電路包括：若干個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元包括第一正電源節(jié)點(diǎn)、第二正電源節(jié)點(diǎn)、交叉耦合的第一反相器和第二反相器，第一反相器連接第一正電源節(jié)點(diǎn)、負(fù)電源端且具有第一存儲(chǔ)節(jié)點(diǎn)，第二反相器連接第二正電源節(jié)點(diǎn)、負(fù)電源端且具有第二存儲(chǔ)節(jié)點(diǎn)，第二正電源節(jié)點(diǎn)連接正電源端；復(fù)位單元，輸入端連接第一信號(hào)輸出端，輸出端連接每個(gè)存儲(chǔ)單元的第一正電源節(jié)點(diǎn)，還連接正電源端和負(fù)電源端；在復(fù)位過(guò)程中，第一存儲(chǔ)節(jié)點(diǎn)的信號(hào)為低電平，第二存儲(chǔ)節(jié)點(diǎn)的信號(hào)為高電平?？稍谏想娺^(guò)程實(shí)現(xiàn)存儲(chǔ)單元的復(fù)位以縮短復(fù)位時(shí)間，也可以在重配置過(guò)程中實(shí)現(xiàn)快速?gòu)?fù)位功能。