FPGA芯片的初始化電路和初始化方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202111424237.9 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN114155900A | 公開(kāi)（公告）日 | 2022-03-08 |
| 申請(qǐng)公布號(hào) | CN114155900A | 申請(qǐng)公布日 | 2022-03-08 |
| 分類號(hào) | G11C16/20（2006.01）I | 分類 | 信息存儲(chǔ); |
| 發(fā)明人 | 薛慶華;王海力 | 申請(qǐng)（專利權(quán)）人 | 京微齊力（北京）科技股份有限公司 |
| 代理機(jī)構(gòu) | 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 陳霽 |
| 地址 | 100190北京市海淀區(qū)知春路63號(hào)衛(wèi)星大廈9層901-903 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本申請(qǐng)涉及半導(dǎo)體技術(shù)領(lǐng)域，提供了一種FPGA芯片的初始化電路和初始化方法，初始化電路包括：配置存儲(chǔ)器、輸入輸出模塊、嵌入式存儲(chǔ)器和數(shù)據(jù)通路；輸入輸出模塊用于將數(shù)據(jù)通路接收的數(shù)據(jù)中嵌入式存儲(chǔ)器對(duì)應(yīng)的數(shù)據(jù)傳輸至配置存儲(chǔ)器進(jìn)行存儲(chǔ)；配置存儲(chǔ)器用于存儲(chǔ)輸入輸出模塊傳輸?shù)臄?shù)據(jù)的區(qū)域包括第一區(qū)域、第二區(qū)域、第三區(qū)域和第四區(qū)域，分別與嵌入式存儲(chǔ)器的數(shù)據(jù)輸入端、地址輸入端、片選使能端、寫使能端一一對(duì)應(yīng)連接；嵌入式存儲(chǔ)器基于第一區(qū)域、第二區(qū)域、第三區(qū)域和第四區(qū)域分別存儲(chǔ)的數(shù)據(jù)將初始數(shù)據(jù)寫入初始化地址對(duì)應(yīng)的多個(gè)存儲(chǔ)單元實(shí)現(xiàn)初始化。本申請(qǐng)?zhí)峁┑募夹g(shù)方案，可復(fù)用嵌入式存儲(chǔ)器的配置存儲(chǔ)器存儲(chǔ)數(shù)據(jù)，減少了硬件開(kāi)銷。 |
