一種基于FPGA實(shí)現(xiàn)的決策森林系統(tǒng)及決策森林推理方法

基本信息

申請(qǐng)?zhí)?/td> CN201911147579.3 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN110909793B 公開(kāi)（公告）日 2022-05-31
申請(qǐng)公布號(hào) CN110909793B 申請(qǐng)公布日 2022-05-31
分類(lèi)號(hào) G06K9/62（2022.01）I;G06N5/00（2006.01）I;G06N5/04（2006.01）I 分類(lèi) 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王虹飛;李建文;何琨 申請(qǐng)（專(zhuān)利權(quán)）人 深圳華中科技大學(xué)研究院
代理機(jī)構(gòu) 華中科技大學(xué)專(zhuān)利中心 代理人 -
地址 430074湖北省武漢市洪山區(qū)珞喻路1037號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種基于FPGA實(shí)現(xiàn)的決策森林系統(tǒng)及決策森林推理方法，屬于機(jī)器學(xué)習(xí)領(lǐng)域。本發(fā)明基于路徑回溯模塊與分類(lèi)模塊的架構(gòu)在FPGA上實(shí)現(xiàn)決策樹(shù)，有利于將訓(xùn)練好的決策樹(shù)MATLAB代碼自動(dòng)轉(zhuǎn)換成Verilog代碼，而不需要人為在EDA工具中手動(dòng)實(shí)現(xiàn)大量決策樹(shù)。采用自頂向下的設(shè)計(jì)結(jié)構(gòu)，將每棵決策樹(shù)都作為一個(gè)子模塊并行運(yùn)行，快速部署的同時(shí)保證精度，且消耗的硬件資源更少?；诹魉€技術(shù)在FPGA上實(shí)現(xiàn)多數(shù)投票法，在頂層模塊中調(diào)用決策樹(shù)子模塊并對(duì)子模塊的結(jié)果進(jìn)行統(tǒng)一處理，從而提高推理速度。通過(guò)異步FIFO模塊跨時(shí)鐘域傳輸數(shù)據(jù)，使其應(yīng)用更廣泛。本發(fā)明所提供的推理實(shí)現(xiàn)方法原則上適用于通過(guò)任意訓(xùn)練算法生成的決策樹(shù)。