一種基于FPGA實(shí)現(xiàn)的決策森林系統(tǒng)及決策森林推理方法

基本信息

申請?zhí)?/td> CN201911147579.3 申請日 -
公開（公告）號 CN110909793B 公開（公告）日 2022-05-31
申請公布號 CN110909793B 申請公布日 2022-05-31
分類號 G06K9/62（2022.01）I;G06N5/00（2006.01）I;G06N5/04（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王虹飛;李建文;何琨 申請（專利權(quán)）人 深圳華中科技大學(xué)研究院
代理機(jī)構(gòu) 華中科技大學(xué)專利中心 代理人 -
地址 430074湖北省武漢市洪山區(qū)珞喻路1037號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA實(shí)現(xiàn)的決策森林系統(tǒng)及決策森林推理方法，屬于機(jī)器學(xué)習(xí)領(lǐng)域。本發(fā)明基于路徑回溯模塊與分類模塊的架構(gòu)在FPGA上實(shí)現(xiàn)決策樹，有利于將訓(xùn)練好的決策樹MATLAB代碼自動轉(zhuǎn)換成Verilog代碼，而不需要人為在EDA工具中手動實(shí)現(xiàn)大量決策樹。采用自頂向下的設(shè)計(jì)結(jié)構(gòu)，將每棵決策樹都作為一個子模塊并行運(yùn)行，快速部署的同時保證精度，且消耗的硬件資源更少。基于流水線技術(shù)在FPGA上實(shí)現(xiàn)多數(shù)投票法，在頂層模塊中調(diào)用決策樹子模塊并對子模塊的結(jié)果進(jìn)行統(tǒng)一處理，從而提高推理速度。通過異步FIFO模塊跨時鐘域傳輸數(shù)據(jù)，使其應(yīng)用更廣泛。本發(fā)明所提供的推理實(shí)現(xiàn)方法原則上適用于通過任意訓(xùn)練算法生成的決策樹。