一種基于FPGA的延遲線時(shí)差測(cè)量裝置
基本信息
| 申請(qǐng)?zhí)?/td> | CN202121543380.5 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN215526371U | 公開（公告）日 | 2022-01-14 |
| 申請(qǐng)公布號(hào) | CN215526371U | 申請(qǐng)公布日 | 2022-01-14 |
| 分類號(hào) | G04F10/00（2006.01）I;G04F10/04（2006.01）I | 分類 | 測(cè)時(shí)學(xué); |
| 發(fā)明人 | 舒廣平;嚴(yán)鋒 | 申請(qǐng)（專利權(quán)）人 | 西安儒科電子有限公司 |
| 代理機(jī)構(gòu) | 成都天匯致遠(yuǎn)知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 韓曉銀 |
| 地址 | 710000陜西省西安市高新區(qū)丈八四路20號(hào)4幢一單元15層B室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型涉及一種基于FPGA的延遲線時(shí)差測(cè)量裝置，包括：時(shí)鐘輸入單元、脈沖信號(hào)輸入單元、FPGA時(shí)差測(cè)量單元以及串口通信單元；所述時(shí)鐘輸入單元和所述脈沖信號(hào)輸入單元均與所述FPGA時(shí)差測(cè)量單元連接，所述FPGA時(shí)差測(cè)量單元與所述串口通信單元連接；所述時(shí)鐘輸入單元被配置為提供系統(tǒng)工作時(shí)鐘；所述脈沖信號(hào)輸入單元被配置為提供待測(cè)信號(hào)；所述FPGA時(shí)差測(cè)量單元被配置為根據(jù)所述系統(tǒng)工作時(shí)鐘和所述待測(cè)信號(hào)進(jìn)行高精度時(shí)差測(cè)量，并將時(shí)差測(cè)量結(jié)果發(fā)送給所述串口通信單元；所述串口通信單元被配置輸出所述時(shí)差測(cè)量結(jié)果。 |
